Things I Learned at IWLPC 2010 | Indium Corporation Blog

Ce que j’ai appris à l’IWLPC 2010

Monday, October 18, 2010

Lundi 18 octobre 2010 par Andy Mackie [voir biographie]

Encore une fois, voici ce que j’ai appris lors du salon IWLPC 2010 à Santa Clara. La photo ci-dessous a été prise à l’aéroport de Philadelphie pendant que je rédigeais ce message..

Je pense que j’ai appris une dizaine de choses cette fois-ci, mais qui compte?

- TSV signifie “à travers du silicone”. ET “à travers un substrat”. ET (comme plaisanta un des auditeurs) « à travers la matière ». c’est aussi 2 à 3 ans d’une introduction commerciale sur n’importe quoi d’autre que des modules de caméras : c’est il me semble ce que j’ai entendu l’an dernier. Hmmmmm...en parlant de cela .....

- Les modules de caméras sont encore les seules applications commerciales TSV actuellement, bien que j’ai entendu dire que les modules de caméras n’étaient pas de vrais TSV car ils « ne tiraient pas tout le potentiel du TSV »: des ouvertures simples bordées de métal en contact avec les pixels CCD à l’arrière du die de la caméra. C’est donc plus « dans du silicone » (ISV) qu’à travers celui-ci.

- Un des principaux avantages de l’empilage en 3D est l’intégration d’un système hétérogène : vous pouvez mettre du silicone, du SOI, GaAs, MEMS etc dans une même pile ou un SiP sur puce et une répartition de la fonctionnalité de la puce en trois dimensions exactement comme vous en avez besoin. Vous pouvez aussi mélanger les technologies de soudure : associés des bosses métalliques et ACF avec une jointure par diffusion, etc. Le Dr. Peter Ramm de la société nouvellement nommée Fraunhofer EMFT a fait un discours fascinant sur le eCUBE et les (nouveaux) projets eBRAINS. Peter a également admis que l’acronyme eBRAINS etait un peu exagéré et je suis sûre que le souhait d’une meilleure technologie est venu avant l’acronyme.

- Les questions de gestion thermique de la mémoire 3D (à base TSV) seront moins problématiques qu’on ne l’avait pensé, car le facteur d’intégration de la mémoire est une consommation électrique réduite. Il y a une réduction de 40% ou 50%, en fonction de la personne avec laquelle vous parlez. Moins de pertes RC = perte de puissance moindre ; chaleur moindre. Boom : vous y êtes. Le Dr Bradley McCredie d’IBM a souligné dans son discours qu’en passant au TSV pour la DRAM, vous pouvez faire une économie d’électricité importante mais celle-ci ne s’accumule pas : une fois que vous avez empilé les die, c’est terminé. Une offre unique puis les moyens s’affaiblissent et le problème recommence.

- Ce n’est pas surprenant, mais la technologie known good die (KGD) sera cruciale pour l’empilage de puces, ce qui fait écho aux commentaires de Peter Ramm sur le test de KGD. Malheureusement il y a deux problèmes : 1/ (d’après Peter Ramm) les tampons de test devront être intégrés dans la conception net consommer l’avantage que vous pensiez avoir juste récupéré 2/ Le TSV par une technologie intermédiaire ou de dernier cri mettra une pression supplémentaire sur les die qui étaient des KGD, jusqu’à les trouer.

- La nouvelle offre d’appareils pour les consommateurs tourne clairement autour de « mobilité, personnalisation et caractère cool (MPC) ». Excusez-moi de jouer les sermonneurs mais j’ai entendu un spécialiste du marketing, et même un ingénieur, avancer le vieil adage de « plus petit / moins cher / plus rapide » (SCF), qui je l’espère a disparu à la fin du siècle dernier. La leçon tirée de l’iPAD d’Apple (qui au moment où j’écris se vend à 1 à 2millions d’unités par mois) semble claire : les consommateurs payeront pour le principe MPC, de quelque façon que ce soit. Mais comment le mantra SCF fonctionne-t-il pour vous ? nxL’iPAD est bien plus gros qu’un téléphone mobile, il est vendu au prix fort et (cela est discutable) il n’est pas aussi fonctionnel qu’un ordinateur portable.Le principe SCF devien rapidement le Saint Empire Romain du meli-mélo marketing. Ok : Je pense que je me suis fait mon opinion : dites-moi ce que vous en pensez.

- Comme je l’ai dit au cours de la dernière séance WLP je n’ai jamais pensé que j’entendrais les mots « Intel, soudure de fils et and leadframe » dans une même phrase. Hé bien, cela montrait simplement l’étendue de mon ignorance. Le Dr Saeed Shojaie du Groupe NAND Solutions d’Intel à Fulsom, CA et son équipe ont travaillé avec PTI, en utilisant des fils de soudures en or de divers diamètres (ce qui élimine les glissements entre les fils) pour empiler jusqu’à 8 die sur un leadframe: puis fixer cet empilement dans quelque chose qui ressemble terriblement à un LSOP (large scale outline package) à ailes de mouette. Ok : c’est un LSOP en ailes de mouette. Mais c’est un Intel, ce n’est pas le LSOP de votre grand-père. Ils ont fait un travail intéressant sur les doubles courbures (« downset ») des fils afin d’éliminer la distorsion du très délicat leadframe et conserver cependant la longueur de fil souhaitée. Ok, donc vous criez « Pourquoi pas un TSV ? » C’est tellement cool ! “Hé bien, lorsque vous comprenez que c’est la réponse d’Intel à des disques SSD sur la base d’un coût réduit ; une durée de mise sur le marché plus courte ; une utilisation des conceptions d’emballage JEDEC et des infrastructures de test existantes ; problèmes de fiabilité connus...vous réalisez que c’est vraiment extrêmement cool, très pragmatique et un parfait exemple de perfectionnement d’une forme connue, plutôt que d’attendre que la chose suivante soit à moitié prête. Je dois avouer : J’ai vu quelque chose de similaire empilé, l’un sur l’autre (à l’aide de pâte PoP) par un client asiatique et j’ai pensé que c’était une blague. Et pourtant non. Saeed nous a dit que son équipe allait utiliser 8 die de 4GB empilés au début puis passer à 8GB l’an prochain. Une pile PoP de ceux-ci atteignant 128GB (0.128TB) de SSD. Sympa ! Mais quelle est la vitesse d’accès ?

- La mise en place du WLP de 0.3mm WLP (wafer level packaging) date d'il y a deux ans et.....sera toujours là. Voici le contexte : Jan Vardaman de TechSearch International a adopté une nouvelle approche de sa direction d’un groupe de spécialistes du secteur discutant de l’avenir du WLP. Elle a donné des devoirs à ces quatre experts (de Broadcom, Qualcomm, Casio net National Seiconductor). Il y avait de nombreux thèmes communs dans leurs réponses et le compromis général a été qu’il semblait qu’un WLP de 0.3 mm était facilement réalisable et l’avait été pendant des années mais que les gars du substrat qui ne peuvent pas réduire les frais de routage pour que le 0.3mm soit réalisable pour des applications portables. Il pourra y avoir du 0.32 ou 0.35mm comme mesures intermédiaires pour les applications mobiles des clients mais cependant cela pourrait être la limite sur la base des coûts.

- Rosalia Beica de Applied Materials a fait le discours de clôture et a parlé du travail réalisé par le groupe EMC-3D. A la base, le groupe EMC-3D possède la technologie et Applied possède les outils pour des ouvertures en silicone d’un rapport 20 contre 1 recouvertes d’une couche barrière de diffusion remplie de cuivre (de 20 microns de profondeur, pour enregistrement), éliminant les problèmes de vide et de surcharge. Maintenant la question est la suivante : le cuivre sera-t-il le conducteur par l’intermédiaire d’un matériau de remplissage choisi ? Le cycle thermique semble mettre beaucoup de pression dans les vois depuis le travail de modélisation que j’ai vu. Voyons comment cela se développe.

- Il n’est pas nouveau que l’amincissement des tranchessera crucial pour l’empilement de tranches mais Bill Crouch ede Süss Microtec a laissé entendre que l’épaisseur minimale actuelle des die était de 10microns pour la mémoire logique, 40microns pour la DRAM et 25microns pour la mémoire flash. Le problème crucial de rendement pour les tranches affinées restent leur décollement au bord des tranches sans craquelure, l’essentiel étant les propriétés physiques de l’adhésif temporaire de lien de la tranche.

- Enfin : trop de fanions et « vous ressemblez à un général russe » comme me l’a dit une personne agitée. Elle a raison. En fait, je ne suis pas sûr que « fanion » soit le terme approprié pour ces petits « badges honorifiques » autocollants que SMTA place en dessous du badge portant votre nom mais oui, j’avais l’air un peu ridicule [voir photo ci-dessous].