Things I Learned at IWLPC 2010 | Indium Corporation Blog

Lo que Aprendí en IWLPC 2010

Monday, October 18, 2010

Lunes, 18 de Octubre de 2010 por Andy Mackie [ver biografía]

Nuevamente, esta son algunas de las cosas que aprendí este año en la exposición IWLPC 2010 en Santa Clara. La foto más abajo fue tomada en aeropuerto de Filadelfia, donde escribí el borrador de este mensaje para el blog..

Pienso que podría haber diez cosas esta vez, pero ¿quién lleva la cuenta?

- TVS significa “vía a través del silicio” Y “vía a través del sustrato”. Y (como bromeó uno de los asistentes) “vía a través de cosas”. También está a 2-3 años de la implementación comercial en cualquier otra cosa que no sean módulos de cámaras. que me parece haber oído el año pasado. Mmm...… Hablando de eso…

- Los módulos de cámaras son todavía la única aplicación TSV comercial en este momento, aunque he escuchado discusiones acerca de que los módulos de cámaras no eran verdadero TSV como que tampoco “estaban aprovechando el verdadero potencial de TSV”. simplemente aperturas revestidas en metal que conectan los pixeles CCD en la parte de atrás de la pastilla de la cámara Así que es más “vía dentro del sílice" (ISV's) que realmente a través de ellos.

- Una de las principales ventajas del apilamiento 3D es la integración heterogénea del sistema: usted puede poner sílice, SOI, GaAs, MEMS etc. todo en una pila o en un arreglo de tipo SiP-on-chip y repartir la funcionalidad del chip en tres dimensiones exactamente como usted lo necesita. Usted también puede mezclar juntando tecnologías: protuberancias de metal acuñado y ACF con adhesión por difusión etc. El Dr Peter Ramm de la recientemente renombrada Fraunhofer EMFT dio una charla fascinante acerca de los proyectos eCUBE y (nuevo) eBRAINS. Peter también confesó que la sigla eBRAINS había ido demasiado lejos, y estoy seguro que el deseo de una tecnología mejorada vino antes que la sigla.

- Los temas de manejo térmico para memoria 3D (basada en TSV) serán un tema menor que lo que se pensaba, dado que el impulsor de la integración de memorias es la reducción en el consumo de energía. Esta es ya sea 40% o 50% de reducción, dependiendo de con quién hable usted. Menos pérdidas de RC = menos desperdicio de energía, menos calor. Bum: Listo. El Dr Bradley McCredie de IBM señaló en su discurso de apertura que cambiar a TSV para DRAM, se puede obtener un significativo ahorro de energía, pero esto no aumenta en escala: una vez que usted ha apilado el molde, listo. Oferta de una sola vez, y después a medida que las vías se afinan – el problema comienza de nuevo.

- No es una sorpresa, pero Known Good Die (KGD) será fundamental para el apilado de chips, haciendo eco de los comentarios de Peter Ramm acerca de las pruebas para KGD. Desgraciadamente hay dos temas aquí: 1/ (de Peter Ramm) que las plataformas de prueba deberán ser integradas en el diseño, consumiendo espacio que usted pensaba que había recuperado 2/ que el TSV de tecnología de vía-media o vía-última pondrá tensiones agregadas en la pastilla que ERA KGD, al punto de hacer agujeros en ellas..

- El nuevo paradigma de los dispositivos para el consumidor es claramente la “movilidad, capacidad de adaptación al gusto del consumidor y cuán cool sea (MCC)”. Lamento parecer estar sermoneando aquí, pero he escuchado a un experto de mercado, e inclusive a un ingeniero recitar de memoria el viejo dicho "más pequeño / más barato / más rápido” (SCF), que esperaba que hubiera muerto aproximadamente a fines del siglo pasado. La lección del iPAD de Apple (que al momento de escribir esta ha informado vender 1-2 millones de unidades por mes) parece clara: los consumidores pagarán por MCC sin importar cuánto. Entonces ¿cómo le está funcionando a usted el mantra SCF? El iPAD es mucho más grande que un teléfono celular; tiene un precio elevado y no es (si bien es discutible) tan funcional como una computadora portátil. El SCF se está convirtiendo rápidamente en el Sacro Imperio Romano del discurso interminable de mercadeo. Ok: creo que he dejado claro lo que quería decir: díganme que piensan ustedes,

- Como dije durante la última sesión de WLP Yo nunca pensé escuchar las palabras “Intel, wirebond y leadframe” utilizadas en la misma oración. Bueno, eso era simplemente para mostrar la profundidad de mi ignorancia. El Dr Saeed Shojaie del NAND Solutions Group de Intel en Fulsom, CA y su equipo han estado trabajando con PTI, utilizando conexiones de cables de oro de diámetro mixto (eliminando así movimiento de cables) para permitir apilar 8 pastillas o más en un leadframe: luego montando esta pila dentro de algo que se parece muchísimo a un LSOP (encapsulado de contorno a gran escala) ala de gaviota. Ok: Es un LSOP ala de gaviota. Pero es Intel, así que no es el LSOP de su abuelo. Ellos han hecho un trabajo bastante interesante en el doble doblez (“downset”) de los conductores para eliminar la distorsión del muy delicado leadframe y aún así mantener el largo deseado de los conductores. Ok, y usted pregunta “¿Por qué no un TSV? ¡¡Son tan buenos!! “Bien, cuando usted entiende que esta es la respuesta de Intel a unidades de estado sólido (SSD) basada en un costo reducido; menor tiempo de comercialización; fomentar los diseños de paquetes e infraestructura de pruebas JEDEC; temas conocidos de confiabilidad…. usted se da cuenta de que es en realidad extremadamente bueno, muy práctico y un perfecto ejemplo de perfeccionamiento de una forma conocida, en lugar de esperar a que la siguiente cosa esté casi lista. Debo confesar: Yo vi algo similar apilado, uno arriba de otro (utilizando pasta PoP) por un cliente asiático y pensé que era un chiste. No lo es. Saeed nos dijo que su equipo iba a utilizar inicialmente 8 pastillas de 4GB, pasando a 8GB el próximo año. Apile PoP dos de estos y eso hace 128GB (0.128TB) de unidades de estado sólido. ¡Bien! ¿Pero, qué hay de la velocidad de acceso?

- Faltan dos años para la implementación de WLP (paquete a nivel de obleas) … y siempre lo estará. Estos son los antecedentes. Jan Vardaman de TechSearch International tomó un enfoque novedoso a su presidencia del un panel de luminarias industriales discutiendo el futuro de WLP. Ella les dio una pre-tarea para la casa a sus cuatro expertos (de Broadcom, Qualcomm, Casio y National Semiconductor). Había muchos temas en común en sus respuestas, y el consenso general fue que parece que el WLP de 0.3 mm es muy factible y lo ha sido por año, pero que son los muchachos de sustrato quienes no pueden reducir los costos de ruteado para hacer que el 0.3 mm sea factible para aplicaciones portátiles. Puede haber medidas provisorias de 0.32 y 0.35 mm para aplicaciones móviles para el consumidor, sin embargo, ese podría ser el límite basado en los costos.

- Rosalia Beica de Applied Materials dio el discurso de cierre, hablando acerca del trabajo hecho por el grupo EMC-3D. Básicamente, el grupo EMC-3D tiene la tecnología y Applied tiene las herramientas para aberturas de silicio con aspecto relativo 20:1 con cubiertas con capa de barrera de difusión con llenado de cobre (20micrones de profundidad, para el registro), eliminando temas con el vaciamiento y la sobrecarga. Ahora la pregunta es: ¿será el cobre el material conductor via-llenado de elección? El ciclado término no parece poner mucha tensión de las vías según los trabajos de simulación que he visto. Veamos como resulta esto.

- No existen noticias de que el adelgazamiento de las obleas sea fundamental para el apilado de las obleas, pero he oído decir a Bill Crouch de Süss Microtec que el grosor mínimo actual de las pastillas es de 10micrones para logic, 40micrones para DRAM y 25micrones para flash. El tema fundamental de rendimiento para las obleas afinadas sigue siendo el quitado de los bordes de las obleas sin que se rajen, siendo la clave las propiedades físicas del adhesivo temporal de fijación de obleas.

- Finalmente: demasiados gallardetes “y usted parece un General Ruso" como me dijo un bromista. Tiene razón. En realidad no estoy seguro de que "gallardetes" sea el nombre correcto para esas “insignias de amor” adhesivas que el SMTA coloca al final de su collar con la credencial con su nombre, pero si, yo parecía un poco un tonto [ver imagen abajo].