Franchir la frontière de l'assemblage en boîtier : 2e partie

Andy Mackie, directeur principal de produits, Semiconducteurs et matériaux d'assemblage évolués, et Sze Pei Lim, directrice régionale, Semi-conducteurs, d'Indium Corporation, discutent du moment approprié pour passer des flux solubles dans l'eau aux flux non propres, et des facteurs qui entrent dans cette décision.

Andy : Sze Pei, nous avons parlé du flux pour puces retournées pendant des années avec nos clients. Existe-t-il vraiment une limite claire sur le moment où les clients devraient passer des flux solubles dans l'eau aux flux sans nettoyage, en particulier les flux à résidus ultra-faibles ?

Sze Pei : Cela dépend de beaucoup de choses et aussi de la conception du boîtier lui-même. Avant, nous n'avions peut-être qu'une ou deux puces retournées sur le système en boîtier, mais maintenant nous en avons jusqu'à 20 dans un boîtier minuscule. Donc, le pas devient de plus en plus petit. Nous avions de grosses bosses de soudure, et maintenant nous avons des colonnes en cuivre et même des micro-colonnes, ainsi le pas est descendu à 40 microns, 30 microns, et peut-être même 20 microns.

À mesure que le pas diminue, il est évident que, puisque l'eau a cette tension superficielle élevée, il sera difficile de pénétrer complètement dans ces espaces étroits et de se débarrasser de tous les résidus. Il y aura un moment où nos clients devront considérer le flux à ultra-faibles résidus, le flux sans nettoyage pour puces retournées. Donc, je dirais probablement entre 40 et 30 microns.

Et bien sûr, cela dépend aussi de la taille de la matrice. Si la matrice est petite, même si le pas est très fin, il se peut que vous puissiez tout de même la nettoyer correctement et enlever tous les résidus. Mais si la matrice est grande, pour nettoyer le centre ce sera…

Andy Mackie : Très difficile.

Sze Pei Lim : Plus difficile. En réalité, ça dépend. Oui !

Andy Mackie : Bon. Alors, pouvez-vous nous en dire un peu plus sur le travail que vous faites avec les consortiums, et avec la feuille de route sur l’intégration hétérogène.

Sze Pei Lim : Nous faisons partie d'un des consortiums dirigés par ASM. Nous nous concentrons principalement sur l’assemblage en éventail en boîtier des tranches (fan-out wafer level packaging) et nous en sommes maintenant à la deuxième étape de notre projet, auquel nous intégrons également le système en boîtier « en éventail » (fan-out SiP). Ainsi, lorsque nous avons quelques matrices, jusqu'à trois matrices et deux ou trois passives pour l’assemblage en éventail en boîtier au niveau de la tranche, c'est soit au niveau de la tranche, soit au niveau du tableau, donc c'est sur l’éventail. Ensuite, nous les encapsulons et créons un boîtier, de sorte que nous étudions tout le processus à partir de la tranche, de la puce elle-même et jusqu'à ce que nous finissions par la mise en boîtier. Enfin, nous assurons également la fiabilité au niveau de la base.

C'est donc ce que nous avons fait et nous avons déjà publié quelques articles. Plus de 10 articles, je pense. Aussi, vous pouvez trouver plus d'informations sur notre site Web. Nous étudions les défis posés par les procédés et les matériaux. Le gauchissement est un grand défi. C'est pourquoi tous ces articles concernent tous ces défis.

Andy Mackie : Bon.

Sze Pei Lim : Et au sujet de la feuille de route sur l'intégration hétérogène : Oui, je m'occupe plus particulièrement de la partie sur la mise en boîtier. Ainsi, nous regardons la 3 D, le 2,5 D, et aussi la mise en boîtier au niveau de la tranche La feuille de route devrait être publiée bientôt, du moins une ébauche.

Andy Mackie : Est-ce qu’elle n’a pas été un peu repoussée ?

Sze Pei Lim : Oui, nous avons dû la reporter à quelques reprises.

Andy Mackie : Très bien, merci beaucoup.

Andy Mackie : Si vous souhaitez en savoir plus, n'hésitez pas à nous contacter. Et, Sze Pei, merci de nous avoir accordé votre temps.

Sze Pei Lim : Merci Andy.