AVOID THE VOID™ (LÖTEN OHNE LUNKER): Voidbildung auf großen Grundflächen in der Elektronikmontage: PWB- Oberflächen-Finish

In einem früheren Beitrag sprach ich über die Voidbildung auf großen Grundflächen in der Elektronikmontage und verwies auf ein statistisches Tool namens Ishikawa -Diagramm.  Dieses Tool hilft Ihnen, einen Prozess zu entwerfen, und bietet ein exzellentes visuelles Hilfsmittel, das dabei hilft, die möglichen Fehlerursachen und die Auswirkungen, die die Prozessvariablen haben können, aufzuzeigen.  Dieses besondere Ishikawa-Diagramm zeigt, dass das Schablonendesign eine große Auswirkung auf die Voidbildung haben kann.  Heute spreche ich darüber, wie wir die Lotvoidbildung auf großen Grundflächen in der Elektronikfertigung mit Unterschieden bei der Oberflächenausführung der Leiterplatte (PWB) verringert werden kann.

Studien haben gezeigt, dass es eine Korrelation zwischen den Prozentsätzen der Voidbildung und verschiedenen Metallbeschichtungen von PWB- Oberflächenausführungen gibt.   ENIG, Chemisch Zinn, und organischer Oberflächenschutz (OSP) sind wohl die häufigsten PWB- Oberflächenausführungen in der heutigen Surface Mount Technology (SMT).   Beim Vergleich der Prozentsätze der Voidbildung dieser drei beliebten Metallbeschichtungen der Platte, sehen wir unter den Bottom-Terminated- Components typischerweise ENIG als die beste (geringste Voidbildung), gefolgt von Chemisch Sn und dann OSP. 

Es gibt verschiedene OSP-Versionen im Handel, abhängig vom Leiterplattenhersteller, von dem Sie die Platte beschaffen.   Einige OSP-Ausführungen liefern eine bessere Voidbildungsleistung als andere. 

Ebenso bieten nicht alle Leiterplattenhersteller die gleiche Qualität. Daher variiert die Entleerungsleistung des Lots wahrscheinlich von einem Leiterplattenhersteller zum anderen.   Es ist wichtig, eine genaue Prüfung bei der Planung durchzuführen, sodass Sie die richtige Metallbeschichtung der Platine für Ihre Anwendung wählen, um das Potenzial für die Voidbildung unter den Bottom-Terminated- Components zu verringern.   

Das Alter und die Lagerbedingungen der Platinen spielen auch eine Rolle beim Grad der Voidbildung. Ein gealtertes Oberflächen-Finish neigt zur Oxidation, sofern es nicht in einem sauerstoffarmen Umfeld gelagert wird.   Die Oxidation wird vom Flussmittel gereinigt. Eine dickere Oxidschicht kann die Reinigung erschweren. Es ist möglich, dass das Flussmittel Teile eines stark oxidierten Pads /Metallbeschichtung nicht vollständig säubern kann, sodass es schwierig für das Lot wird, an dieser besonderen Stelle zu benetzen. Eine durch einen Benetzungsmangel verursachte Voidbildung ist das typische Ergebnis.    

Unbenutzte/neue PWBs werden oft in Stickstoff -Trockenboxen vor Oxidation geschützt, aber diese Boxen schützen die Platinen auch vor Feuchtigkeit.   Wenn die Platinen Feuchtigkeit /Luftfeuchtigkeit ausgesetzt sind, können sie Feuchtigkeit aus der Luft absorbieren, die Lotvoids während des Reflow-Prozesses verursachen können, wenn die Feuchtigkeit in Gas übergeht. Wenn das Gas nicht an der Lötstelle vor der Erstarrung entweicht, bildet sich ein Lunker. 

Die Auswahl der richtigen Metallbeschichtung der Platine und dann die richtige Lagerung und Handhabung der Platine nach deren Erhalt ist von entscheidender Bedeutung für die Verringerung der Voidbildung in Ihrer Elektronikmontage. Das nächste Mal werde ich mehr darüber sprechen, welche Rolle die Umgebungsbedingungen bei der Lotvoidbildung unter Vorrichtungen mit großer Grundfläche spielen.